

Lucrarea nr. 7: **Studiul numărătoarelor asincrone****1. Scopul lucrării**

Lucrarea are ca scop familiarizarea studentului cu numărătoarelor asincrone. Pentru aceasta, se pune accent pe: înțelegerea structurii interne și a modului de funcționare; prezentarea avantajelor și dezavantajelor ce decurg din structura internă; prezentarea numărătoarelor asincrone realizate în structură integrată ce sunt disponibile pe piață (semnificația pinilor, particularitățile în funcționare, modul de cascaderare și modul de operare cu acestea); prezentarea modului de implementare în structuri programabile de tip CPLD folosind editorul de scheme din mediul ISE-WebPack; utilizarea numărătoarelor în realizarea divizoarelor digitale de frecvență.

2. Considerente teoretice**2.1. Clasificarea numărătoarelor**

Numărătoarele sunt structuri secvențiale care pot parcurge un număr de stări distincte ca urmare a aplicării unor impulsuri la intrarea de numărare, intrare ce este de regulă notată prin CK, CP sau Φ . Numărul stărilor distincte este dependent de numărul bistabililor din structură și de modalitatea de codificare a stărilor.

Cele mai importante criterii de clasificare a numărătoarelor sunt:

- După sensul de numărare:
 - înainte (sens direct);
 - înapoi (sens invers);
 - bidirecționale sau reversibile (pot număra fie înainte fie înapoi)
 - cu două intrări de numărare;
 - cu o intrare de numărare și o intrare de sens.
- După codul utilizat:
 - numărătoare în cod binar natural;
 - numărătoare în cod BCD;
 - numărătoare Johnson (numărătoare cu ieșirile decodate).
- După modul de comutare a bistabililor:
 - asincrone, semnalul de ceas comandă în mod direct numai primul bistabil, după care ieșirea unui bistabil comandă pe următorul;
 - sincrone, fiecare bistabil este comandat direct de către semnalul de ceas.

2.2. Numărătoare binare asincrone**Caracteristici generale:**

- Prezintă cele mai simple scheme de realizare, motiv pentru care prețul lor este redus.
- Sunt realizate prin cascaderare unor celule divizoare cu 2 a frecvenței. Aceste celule provin din configurarea corespunzătoare a unor anumite tipuri de bistabili (vezi fig. 1).
- Numărul stărilor este: $N \leq 2^{NUM\grave{A}R_BISTABILI}$.
- Semnalul de numărare se aplică numai primului bistabil al structurii. Comanda celorlalți bistabili se face dinspre bistabilul p spre bistabilul $p + 1$.
- Ca o consecință a timpului de propagare prin bistabili, cât și a modului de conectare a acestora în structura numărătorului asincron, trecerea de la numărul i la $i+1$ nu se face direct, așa cum ar fi de dorit, ci se face printr-o serie de stări intermediare de scurtă durată. Spre exemplu, trecerea de la numărul binar **1111** la **0000** se face prin lanțul de stări intermediare **1111**→**1110**→**1100**→**1000**→**0000**.
- Numărul stărilor intermediare este cu atât mai mare cu cât numărătorul bistabililor din structură este mai mare.
- Stările intermediare sunt fenomene nedorite de care trebuie să se țină seama la proiectarea circuitelor comandate de către ieșirile numărătorului. Dacă ieșirile numărătorului sunt conectate, spre exemplu, la un circuit decodor acesta generează "ciocuri" la anumite ieșiri pe durata stărilor intermediare ale numărătorului.
- Aceste structuri sunt utilizate îndeosebi la realizarea integrată a numărătoarelor de capacitate mari: 10, 12, 14 sau chiar 20 de biți.




Fig. 1. Celule de divizarea cu doi a frecvenței unui semnal digital

Exemplu: În fig. 2 se prezintă schema de realizare și simbolul unui numărător binar asincron pe 4 biți constituit din bistabili JK activi pe tranziția negativă a semnalului de ceas. Structuri asemănătoare se pot realiza și cu bistabili de alt tip configurați ca în fig.1.

Pentru acest caz, avem următoarea semnificație a semnalelor:

- Φ intrare de numărare, sensibilă (activă) la tranziția negativă a semnalului aplicat;
- $\bar{R}$ intrare de RESET, de aducere la zero a numărătorului, activă pe nivelul LOW al semnalului aplicat acestei intrări;

- Qd, Qb, Qc, Qa - ieșirile de numărare a căror stare logică, citite în ordinea indicată, indică în cod binar starea numărătorului (numărul impulsurilor acumulate). Ieșirea Qd, indică cel mai semnificativ bit al stării numărătorului iar Qa pe cel mai puțin semnificativ.




Fig. 2. Exemplu de numărător binar asincron pe 4 biți realizat cu bistabili JK

Observații:

- După starea maximă, în cazul de față 1111, la următorul impuls numărătorul trece de la sine în starea zero și continuă numărarea.
- Frecvența semnalelor de ieșire scade la jumătate după fiecare bistabil.
- Numărătorul poate fi utilizat și ca divizor de frecvență a semnalelor digitale.
- În mod natural (fără conexiuni suplimentare, altele decât cele necesare cascaderii), factori de divizare în frecvență ai semnalului de intrare sunt puteri ale lui doi.
- În fig. 4 se arată, pentru situația cea mai defavorabilă, modul de apariție a stărilor intermediare datorită comenzii succesive a bistabililor și timpului de întârziere τ al acestora.
- Numărătoarele asincrone lucrează corect dacă intervalul de timp dintre două tranziții active ale semnalului de ceas este mai mare decât suma întârzierilor introduse de lanțul bistabililor.




Fig. 3. Forma ideală a semnalelor pentru un numărător binar pe 4 biți




Fig. 4. Exemplificarea modului de apariție a stărilor intermediare nedorite – cazul unui numărător asincron pe 4 biți care trece din starea 15 → 0. Stările nedorite (1110, 1100 și 1000) sunt de scurtă durată însă pot fi sesizate de alte circuite dintr-un sistem digital mai amplu.

2.3. Prezentarea structurilor asincrone de numărare realizate în circuite integrate MSI

În această secțiune se prezintă câteva tipuri de numărătoare asincrone, mai des utilizate, ce sunt disponibile sub formă de circuite integrate. Pentru fiecare circuit se prezintă semnificația pinilor și particularitățile funcționale ale acestuia.

Din analiza foilor de catalog, în dorința de a fi cât mai versatile, se constată că o serie de numărătoare sunt prevăzute cu facilități suplimentare. O parte a acestor funcții se prezintă pe scurt în continuare pentru a facilita înțelegerea mai ușoară a circuitelor în momentul prezentării lor.

• **Funcția de reversibilitate**

Numărătoarele reversibile pot realiza numărarea impulsurilor de intrare fie în sens crescător, fie în sens descrescător. Aceste circuite se împart în două categorii: a) circuite cu două intrări de ceas; b) circuite cu o intrare de ceas și o intrare de comandă a sensului de numărare. Pentru primul caz, cele două intrări de ceas sunt denumite COUNT UP respectiv COUNT DOWN. În cazul doi, intrarea de ceas este denumită CLOCK iar cea de comandă UP / DOWN.

• Funcția de încărcare paralelă (PRESET)

Numărătoarele ce dispun de această facilități, prezintă avantajul că pot starta numărarea dintr-o stare particulară, ce se încarcă în prealabil în mod paralel. Pentru a permite acest lucru, circuitul este prevăzut cu:

- intrări de date, notate $P_0, P_1, \dots$, prin intermediul cărora se specifică constanta binară ce trebuie încărcată paralel;
- o intrare de control prin intermediul căreia se comandă introducerea în bistabili a datelor de pe intrările paralele PI.

Intrarea poate fi întâlnită sub diverse denumiri: LOAD, LOAD ENABLE, PARALLEL LOAD etc.

Facem precizarea că funcția de încărcare paralelă poate fi executată sincron sau asincron față de semnalul de ceas aplicat numărătorului. La numărătoarele cu presetare asincronă, încărcarea se execută odată cu activarea intrării LD și nu ține cont de starea logică a semnalului de ceas. Pentru numărătoarele cu presetare sincronă, încărcarea efectivă se execută la prima tranziție activă a semnalului de ceas care apare după activarea intrării LD.

Trebuie reținut că, pe durata activării funcției de încărcare paralelă, procesul de numărare este inhibat.

• Funcția de ștergere a numărătorului (RESET)

Pentru aducerea în stare zero a unui numărător, marea majoritate a numărătoarelor sunt prevăzute cu o intrare denumită RESET. Funcție de circuitul utilizat, funcția de ștergere poate fi executată sincron, sau asincron, față de semnalul de ceas aplicat numărătorului. Pentru numărătoarele cu resetare asincronă, ștergerea se face la momentul activării intrării RESET, deci nesincronizat cu semnalul de ceas. În celălalt caz, numărătoare cu resetare sincronă, ștergerea se face efectiv la prima tranziție activă a semnalului de ceas ce apare după activarea intrării de RESET.

Unele firme, pentru a face distincție între cele două modalități de ștergere, notează prin: MASTER RESET resetul asincron, și prin SYNCHRONOUS RESET pe cel sincron.

• Funcția de semnalizarea a terminării numărării (TERMINAL COUNT)

În aplicații precum: extinderea capacității de numărare, realizarea divizoarelor programabile de frecvență etc, este foarte utilă semnalizarea în exterior a momentelor de umplere, sau după caz, de golire a numărătoarelor. Prin umplere se înțelege trecerea numărătorului prin starea sa maximă, iar prin golire trecerea sa prin zero.

De regulă, numărătoarele reversibile au două ieșiri destinate acestui scop: a) TERMINAL COUNT UP sau CARRY, pentru semnalizarea umplerii; b) TERMINAL COUNT DOWN sau BORROW, pentru semnalizarea golirii.

Numărătoarele unidirecționale prezintă o ieșire TERMINAL COUNT prin care semnalizează trecerea prin starea maximă a acestora.

◆ Exemple de numărătoare asincrone realizate în structuri integrate

• Circuitul 74 LS 93 - numărător binar asincron pe 4 biți

Circuitul este activ pe tranziția negativă a semnalului de ceas.

Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 8.

Un numărător binar pe 4 biți, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.

Ștergerea numărătorului se execută asincron prin $MR1 = MR2 = 1$.




Fig. 5. Circuitul 74LS93: schemă logică, simbol, pinout

• Circuitul 74 LS 92 - numărător modulo 12 (divizor cu 12)

Circuitul este activ pe tranziția negativă a semnalului de ceas.

Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 6.

Un divizor cu 12, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.

Ștergerea numărătorului se execută în mod asincron prin $MR1 = MR2 = 1$.




Fig. 6. Circuitul 74LS92: schemă logică, simbol, pinout

• Circuitul 74 LS 90 - numărător BCD asincron

Circuitul este activ pe tranziția negativă a semnalului de ceas.

Este organizat în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 5.

Un numărător BCD, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.

Ștergerea numărătorului se execută în mod asincron prin $MR1 = MR2 = 1$.

Prin $MS_1 = MS_2 = 1$, în numărător se încarcă în mod asincron constanta 9.




Fig. 7. Circuitul 74LS90: simbol, pinout

- Circuitele: **74 LS 196** - numărător BCD asincron presetabil

74 LS 197 - numărător binar presetabil pe 4 biți

Circuitele sunt active pe tranziția negativă a semnalului de ceas.

Circuitele sunt organizate în două secțiuni: prima realizează o divizare cu 2 a frecvenței de intrare, iar a doua o divizare cu 5 respectiv cu 8.

Pentru LS196 un numărător BCD, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.

Pentru LS197 un numărător binar pe 4 biți, cu intrarea pe CP0, se obține prin realizarea unei conexiuni externe între Q0 și CP1.

Ștergerea numărătoarelor se execută în mod asincron pentru $\overline{MR} = 0$.

Încărcarea paralelă se face în mod asincron prin $\overline{PL} = 0$.




Fig. 8. Circuitul 74LS196 / (74LS197): simbol logic, pinout

2.4. Cascadarea numărătoarelor

Extinderea capacității de numărare se face prin conectarea convenabilă a mai multor circuite de capacitate mai mică. Modul de conectare este dependent de circuitele utilizate și de performanțele impuse numărătorului mare ce trebuie realizat.

Cascadarea numărătoarelor asincrone se face simplu, prin interconectarea bitului MSB al numărătorului $n-1$, la intrarea de ceas a numărătorului n . Această metodă este cunoscută sub denumirea de *Ripple Count*. Noua structură, de capacitate mai mare, are tot comportament de numărător asincron.

2.5. Realizarea divizoarelor de frecvență cu ajutorul numărătoarelor asincrone

Divizorul digital de frecvență este un circuit ce realizează o reducere, cu un anumit coeficient, a frecvenței semnalului de intrare. De regulă, coeficientul de divizare este un număr întreg. Atragem atenția asupra faptului că semnalele de intrare și de ieșire sunt digitale, deci trebuie să respecte nivelele de tensiune asociate prin standard pentru ambele stări logice.

Din analiza semnalelor prezentate în figura 3 se observă destul de clar că un numărător binar poate fi utilizat pentru obținerea unor factori de divizare ce reprezintă puteri ale cifrei 2 (spre exemplu divizare cu 2, cu 4, cu 8, cu 16, etc.).

În diverse aplicații practice apare necesitatea utilizării unor factori de divizare ce nu reprezintă puteri ale cifrei 2, (spre exemplu divizări cu 10). Pentru astfel de cazuri este necesar să utilizăm în mod convenabil facilitatea de ștergere (*Reset*).

În principiu, realizarea unui divizor de frecvență cu factorul de divizare k , este echivalent cu sinteza unui numărător cu k stări distincte. Pentru aceasta este necesar să alegem un numărător binar cu 2^n stări distincte, însă trebuie avut grijă să fie îndeplinită condiția $k < 2^n$, unde n reprezintă numărul de bistabili ai numărătorului binar.

Dacă nu intervenim în nici un fel asupra numărătorului binar acesta va avea 2^n stări distincte și nu k stări distincte cum dorim noi. Pentru a rezolva această problemă este necesar să împărțim stările numărătorului în două categorii:

- stări permise (stările de la 0 la $k-1$) – pe durata acestor stări funcția de ștergere nu trebuie activată;
- stări nepermise (stările mai mari decât k) – pe durata acestor stări funcția de ștergere trebuie activată.


Așadar, trebuie proiectat un CLC care primește la intrare starea numărătorului și generează la ieșire un semnal de comandă a intrării de reset a numărătorului binar.

Exemplu: Realizarea unui divizor de frecvență cu 12 folosind structura de numărător binar din figura 2.

Tabelul 1.

Nr. etapă	Denumire etapă	Observații
1	Alegerea numărătorului binar și alcătuirea unui tabel cu succesiunea stărilor prin care trece acesta	Avem nevoie de un numărător binar de cel puțin 4 biți
2	Separarea stărilor permise de cele nepermise	

		Q_D	Q_C	Q_B	Q_A	$\bar{R}$	Observatii
		0	0	0	0	1	Stari permise (Funcția de ștergere trebuie să fie inactivă $\bar{R} = 1$)
		0	0	0	1	1	
		0	0	1	0	1	
		0	0	1	1	1	
		0	1	0	0	1	
		0	1	0	1	1	
		0	1	1	0	1	
		0	1	1	1	1	
		1	0	0	0	1	
		1	0	0	1	1	
		1	0	1	0	1	
		1	0	1	1	1	
		1	1	0	0	0	Stari nepermise (Funcția de ștergere trebuie să fie activă $\bar{R} = 0$)
		1	1	0	1	*	
		1	1	1	0	*	
		1	1	1	1	*	

3	Sinteza CLC-ului pentru comanda intrării de ștergere. $\bar{R} = Qd + Qc = Qd \cdot Qc$	Se aplică a doua formă canonică și se ține cont de faptul că *, poate fi considerată '0' sau '1'.
4	Realizarea schemei logice 	Durata de '1' a semnalului de ieșire este egală cu 4 perioade ale semnalului de intrare; Durata de '0' a semnalului de ieșire este egală cu 8 perioade ale semnalului de intrare;

2.6. Utilizarea editorului de scheme din mediul WebPack




Foarte multe scheme digitale sunt formate dintr-o celulă de bază care este repetată de un anumit număr de ori (în această categorie se încadrează și numărătoare binare asincrone). Pentru astfel de scheme este utilă definirea unui simbol propriu (conceput de către noi) prin care să reprezentăm celula de bază a schemei.


Modul în care se definește un nou simbol precum și asocierea acestui simbol cu o anumită schemă internă se prezintă în exemplul de mai jos.

Exemplu: Realizarea unui divizor de frecvență folosind un simbol atașat structurii de numărător din figura 2.

Tabelul 2.

Nr.	Denumire etapă	Mod de lucru
1	Deschiderea unui nou proiect	Din fereastra Project Navigator se execută următoarea secvență de comenzi: File → New Project → se atribuie un nume (spre exemplu num_4bit) → OK → ...
2	Adăugăm la proiect un fișier nou de tip schemă logică în care descriem schema internă a celulei de bază. <i>În exemplul de față, celula de bază este un bistabil JK conectat astfel încât să realizeze o divizare cu 2 a frecvenței semnalului de intrare.</i> Atenție: Bistabilii din interiorul CPLD au toate intrările active pe '1' iar intrarea de ceas este activă pe tranziția pozitivă. <i>După generarea simbolului grafic, avem la dispoziție un simbol (definit de noi, cu numele div_jk), simbol ce poate fi folosit drept componentă în alte scheme.</i>	1. Secvența de comenzi este: Project → New Sources → Schematic și se atribuie un nume (spre exemplu div_jk) → Next → Finish. În urme acestor comenzi se lansează editorul de scheme logice. 2. Se desenează schema unui divizor de frecvență cu 2 realizată cu bistabil JK: - se aduce un bistabil JK în fereastra de lucru prin secvența de comenzi: Symbols → Flip-flops → fjkc → deplasarea mouse în câmpul de desen → clic stânga pentru plasare componentă; - trasare conexini prin secvența de comenzi: Add → Wire → deplasare mouse până la un capăt al firului → clic dreapta cu menținere și deplasare până la celălalt capăt al firului → eliberare buton stânga; - adăugarea de pini de intrare/ieșire prin secvența de comenzi: Add → I/O Marker → din fereastra Options se alege după caz Add an input marker sau Add an output marker → se deplasează mouseul în zona de lucru și se face clic dreapta pentru amplasare → se apasă butonul săgeată orientată spre stânga (de pe toolbarul superior) → se face dublu clic pe marker → în fereastra apărută se modifică proprietatea Name cu denumirea dorită a intrării/ieșirii → OK. - După terminarea desenului se salvează prin File → Save.

	Denumirea asociată simbolului este aceeași cu denumirea fișierului ce descrie conținutul.	 3. Se asociază schemei logice un simbol grafic Se revine în Project Navigator și se execută următoarea secvență de comenzi: în fereastra Source in Project se alege div_jk → în fereastra Processes for current sources se face dublu clic pe Create Schematic Symbol. 
3	Adăugăm la proiect un nou fișier de tip schemă în care descriem structura internă a numărătorului. <i>În exemplul de față, vom lega în cascadă 4 simboluri de div_jk pentru a realiza un numărător binar pe 4 biți.</i> <i>Din schemă se observă că avem 4 blocuri div2_jk, conectate similar schemei din figura 2.</i>	1. Din fereastra Project Navigator, printr-o secvență de comenzi ce a fost deja descrisă, se introduce un nou fișier de tip schemă logică, denumit n_asincron4. 2. În editorul de scheme se verifică lista simbolurilor disponibile pentru a constata prezența simbolului generat de noi, div_jk. Pentru aceasta, în textboxul Categories trebuie să existe o linie de forma <c:/cid/proiecte_vhdl/num_4bit>, linie ce indică locul unde se află amplasat proiectul nostru. Dacă se selectează această linie, în textboxul Symbols trebuie să existe și div_jk. 3. Desenarea și salvarea schemei numărătorului se face similar cazului anterior.  4. Generarea unui simbol grafic pentru numărător (similar cazului anterior)
4	Adăugarea fișierului de constrângeri. Atenție: Această etapă este necesară numai dacă dorim testarea structurii numărătorului.	1. Din fereastra Project Navigator, printr-o secvență de comenzi deja cunoscută se adaugă un nou fișier de tip Implementation Constrains File. După declararea numelui, acest fișier trebuie asociat cu schema n_asincron4. - Pentru comanda intrării de ceas se folosește contactul cu revenire BTN1; NET "RESET" LOC = "P83"; - Pentru comanda intrării de ștergere se folosește BTN5; NET "CK_IN" LOC = "P56"; - Afișarea stării numărătorului se face pe LED-urile LD1÷LD4. NET "QD" LOC = "P62"; - NET "QC" LOC = "P65"; - NET "QB" LOC = "P67"; - NET "QA" LOC = "P69";
5	Adăugăm la proiect un nou fișier de tip schemă logică în care descriem schema divizorului de frecvență.	1. Din fereastra Project Navigator, printr-o secvență de comenzi deja cunoscută se introduce un nou fișier de tip schemă logică, denumit div_9. 2. În editorul de scheme se verifică lista simbolurilor disponibile pentru a constata prezența simbolului asociat pentru numărătorul n_asincron4. 3. Se desenează schema divizorului de frecvență de mai jos.

		După desenare există posibilitatea de a vizualiza structura internă a numărătorului. Pentru aceasta trebuie parcursă următoarea secvență de comenzi: în editorul de scheme se marchează simbolul n_asincron4 apoi View → Push Into Symbol. Va apare o schemă identică cu cea din linia 4 a acestui tabel. Chiar și de aici se poate merge pe adâncime, în sensul că se poate vizualiza care este schema logică a blocului div2_jk. 
6	Adăugarea fișierului de constrângeri. <i>După introducerea acestui fișier se observă o rearanjare a surselor implicate în proiect, fișierul div_9 devine principal</i>	1. Din fereastra Project Navigator, printr-o secvență de comenzi deja cunoscută se adaugă un nou fișier de tip Implementation Constrains File. După declararea numelui, acest fișier trebuie asociat cu schema div_9. - Pentru comanda intrării se folosește BTN1; - Afișarea stării numărătorului se face pe LED-urile LD1÷LD4. NET "INTRARE" LOC = "P56"; NET "Q3" LOC = "P62"; NET "Q2" LOC = "P65"; NET "Q1" LOC = "P67"; NET "Q0" LOC = "P69";



3. Desfășurarea lucrării

3.1. Implementarea divizoarelor de frecvență cu ajutorul numărătoarelor asincrone

- A. Realizați pe macheta de test schemele din figura 9, după care vizualizați cu ajutorul osciloscopului cu două canale formele de undă de la intrarea și ieșirile numărătorului. Desenați corelat în timp aceste semnale.




Fig. 9.

Întrebări:

- Care sunt stările prin care trece numărătorul pentru cele două cazuri considerate ?
- Ce factor de divizare în frecvență realizează fiecare schemă ? Ce observații puteți face referitor la factorul de umplere al semnalelor de la ieșirile numărătorului ?
- Ce se modifică în funcționarea schemei dacă se întrerupe legătura de la Q1 la MR1?

2. Folosind circuitul 7493 se cere realizarea unor divizoare de frecvență cu următorii factori de divizare ai frecvenței: a) divizare cu 5; b) divizare cu 9; c) divizare cu 10; c) divizare cu 13; Pentru cele patru cazuri se cer schemele electrice și formele de undă de la ieșirile Q3.

3. Care este factorul de divizare în frecvență și factorul de umplere al semnalului de la ieșirea Y a schemei din figura 10?




Fig. 10.

4. Analizați funcționarea circuitului din figura 11, circuit ce reprezintă o altă modalitate de obținere a divizoarelor de frecvență cu factori mari de divizare.

După realizarea schemei pe macheta de test, la intrare se aplică un semnal TTL cu o frecvență de aproximativ 100 KHz. Pe un canal al osciloscopului se vizualizează semnalul de intrare, iar pe celălalt canal se aplică succesiv semnalele din punctele A, B, C.

Se desenează corelat în timp semnalul de intrare și semnalele din punctele A, B, C.

Întrebări:

- Care este rolul porții AND ?
- Care este factorul de divizare al fiecărui circuit și care este factorul de divizare global obținut la ieșirea C ?
- Care este avantajul acestei metode comparativ cu cea utilizată în schema anterioară ?
- Ce factor de umplere au semnalele din punctele A și B ? Se modifică funcționarea schemei dacă factorul de umplere al celor două semnale (din A și B) este altul ? Exemplificați pe un caz concret.




Fig. 11.

3.2. Utilizarea ISE WebPack pentru descrierea aplicațiilor sub formă de scheme logice

- Verificați pe macheta de laborator proiectul prezentat ca exemplu în tabelul 2 din prezenta lucrare de laborator. Urmăriți succesiunea stărilor prin care trece numărătorul (pe bareta de LED-uri), atunci când apăsați butonul cu revenire BTN1.
- Adăugați la proiectul din tabelul 2 un decodificator BCD-7segmente pentru afișarea stării numărătorului pe primul digit al machetei de laborator. Notați succesiunea stărilor prin care trece numărătorul.
- Intervenți asupra celei de divizare, *div2_jkb* și eliminați din schema logică inversorul (pinul de intrare intrarea *f_in* se conectează direct la intrarea de ceas a bistabilului JK). Refaceți implemetarea si urmăriți sucesiunea stărilor prin care trece numărătorul. Ce se constată față de cazul anterior ?
- Folosind modul de lucru prezentat în tabelul 2 și ținând cont de structura internă a numărătorului 74LS93 din figura 5 (atenție, toate intrările J și K trebuie conectate la '1'), realizați câte o implementare pentru fiecare schemă din figura 9.
- Folosind modul de lucru prezentat în tabelul 2 și ținând cont de structura internă a numărătorului 74LS93 din figura 5 (atenție, toate intrările J și K trebuie conectate la '1'), realizați o implementare pentru divizorul de frecvență din figura 11.

4. Indicații privind modul de lucru

Pentru fiecare aplicație este necesară deschiderea unui nou proiect după metodologia prezentată într-o lucrare de laborator anterioară.

Toate aplicațiile din această lucrare necesită doar un singur fișier sursă (de tip schemă logică) și un singur fișier de constrângeri

Referitor la comanda intrării de ceas facem următoarele precizări:

- Intrarea de ces se poate comanda printr-un buton cu revenire (spre exemplu BTN1). Deoarece există riscul apariției de oscilații la apăsarea butonului, se recomandă urmărirea stărilor prin care trece numărătorul pentru mai multe cicluri complete ale sale;
- O metodă și mai bună de comandă a intrării de ceas constă în folosirea unui semnal digital periodic cu frecvență suficient de mică pentru a putea urmări succesiunea stărilor prin care trece numărătorul. Pentru aceasta, putem folosi semnalul de la pinul P9 al CPLD, semnal ce are o frecvență de 25,175MHz. În schema logică, între pinul P9 și intrarea de ceas a

numărătorului testat intercalăm un numărător binar pe 24 de biți. În aceste condiții, semnalul cules de pe ieșirea cea mai semnificativă a numărătorului va avea frecvența de cca. 1,5Hz, valoare ce ne permite vizualizarea stărilor prin care trece numărătorul.

Intrarea de reset se comandă prin BTN7;

Intrarea de încărcare paralelă se comandă printr-un switch;

Afișarea stării numărătorului se face pe LED-uri;

Fișierul de constrângeri este similar celui prezentat în tabelul 2, linia6;

